本站小編為你精心準(zhǔn)備了守時(shí)電路設(shè)計(jì)論文參考范文，愿這些范文能點(diǎn)燃您思維的火花，激發(fā)您的寫(xiě)作靈感。歡迎深入閱讀并收藏。

1守時(shí)系統(tǒng)概述

對(duì)于守時(shí)系統(tǒng)而言首先要保證系統(tǒng)硬件部分具有良好的穩(wěn)定性與可靠性，并且生存能力優(yōu)秀。經(jīng)由守時(shí)系統(tǒng)得到的標(biāo)準(zhǔn)時(shí)間可滿足授時(shí)相關(guān)標(biāo)準(zhǔn)，同時(shí)我國(guó)守時(shí)系統(tǒng)需要與國(guó)際標(biāo)準(zhǔn)時(shí)間匹配結(jié)合，在開(kāi)發(fā)過(guò)程中應(yīng)當(dāng)汲取國(guó)外授時(shí)系統(tǒng)的優(yōu)缺點(diǎn)從而得到具備特色的自主守時(shí)系統(tǒng)。在系統(tǒng)計(jì)算過(guò)程中要保持時(shí)間尺度均勻并使其處于穩(wěn)定態(tài)，同時(shí)使UTC可被精確控制。另外需要構(gòu)建出專(zhuān)門(mén)性的性能測(cè)試平臺(tái)，使對(duì)比試驗(yàn)可正常開(kāi)展。總之，守時(shí)系統(tǒng)無(wú)論是在工業(yè)發(fā)展還是經(jīng)濟(jì)發(fā)展過(guò)程中均發(fā)揮了重要的作用，它也受愈來(lái)愈受到國(guó)家重視。

2守時(shí)電路設(shè)計(jì)分析

在本研究中借助GPS體系作為基本授時(shí)體系，因此需要在系統(tǒng)中置入GPS接收機(jī)。GPS接收機(jī)的功能主要體現(xiàn)于兩方面，首先它可以對(duì)精確時(shí)間進(jìn)行有效輸出，另外得到相關(guān)的時(shí)間質(zhì)量信息，同時(shí)可獲取標(biāo)準(zhǔn)時(shí)間信號(hào)。通常情況下將GPS位置精度設(shè)置為10m，將時(shí)間精度設(shè)定為1us，而速度精度則設(shè)定為0.1m/s，更新頻率為1HZ。另外熱開(kāi)機(jī)時(shí)間可設(shè)定為1s，暖開(kāi)機(jī)時(shí)間為38s，冷開(kāi)機(jī)時(shí)間為42s。工作電壓按照實(shí)際要求進(jìn)行匹配。

在系統(tǒng)中加入晶振（MV180），該晶振標(biāo)準(zhǔn)頻率為10MHZ，穩(wěn)定性低于1*10^-10，工作電壓為12V，外部工作電壓為0至5V，參考電壓為5V，工作溫度范圍為-10至60℃，穩(wěn)定性為±2*10^-10，老化率為±3*10^-8/y，預(yù)熱時(shí)間精度低于±1*10^-8（25℃以下），預(yù)熱階段峰值電流消耗應(yīng)低于700mA，靜態(tài)電流消耗應(yīng)低于250mA（25℃以下）。另外置入特定芯片使守時(shí)電路工作得到進(jìn)一步優(yōu)化，芯片選取DAC7512，該芯片電壓需求較低且功耗較小，通常情況下采取施密特觸發(fā)輸入，可對(duì)緩沖電壓進(jìn)行數(shù)模轉(zhuǎn)換并可對(duì)寄存器寫(xiě)操作進(jìn)行有效控制。

芯片本身可對(duì)數(shù)據(jù)進(jìn)行放大并進(jìn)行緩沖，這樣便可保證信號(hào)輸出的質(zhì)量，使其能夠完整輸出。由于該芯片可將輸出端斷開(kāi)并斷開(kāi)緩沖放大器，將固定電阻接入其中使精度輸出放大器可采取軌對(duì)軌的模式進(jìn)行輸出，利用串行接口使得作為通信接口連接，在工作過(guò)程中其時(shí)鐘速率可達(dá)30MHz。為了使守時(shí)電路工作完善化可在整個(gè)守時(shí)系統(tǒng)中置入FPGA器件。植入該集成電路芯片可使得系統(tǒng)的靈活性大大增強(qiáng)，由于FPGA具備了高度集成化的特點(diǎn)，規(guī)模大、體積小，具有較低的功耗，且處理迅速，可進(jìn)行反復(fù)編程，因此將其置入系統(tǒng)當(dāng)中可有效控制系統(tǒng)功耗并降低系統(tǒng)應(yīng)用成本。另外FPGA具備了邏輯單元與嵌入式儲(chǔ)存器、乘法器以及高速手法器等，可提供多種協(xié)議保證其適用范圍。在FPGA實(shí)際應(yīng)用過(guò)程中開(kāi)發(fā)軟件先將硬件描述語(yǔ)言及原理圖輸入其中，再編譯為數(shù)據(jù)流，并通過(guò)隨機(jī)儲(chǔ)存來(lái)確認(rèn)設(shè)計(jì)電路的邏輯關(guān)系。當(dāng)出現(xiàn)斷電情況后隨機(jī)儲(chǔ)存將會(huì)消失，此時(shí)FPGA也就變成了白片，那么可結(jié)合隨機(jī)儲(chǔ)存器中的差異來(lái)得到不同的設(shè)計(jì)電路邏輯關(guān)系從而得到可編程特性。

3結(jié)語(yǔ)

在很多行業(yè)及領(lǐng)域當(dāng)中守時(shí)系統(tǒng)發(fā)揮著重要的作用，上述研究基于單片機(jī)與FPGA組合對(duì)守時(shí)電路進(jìn)行設(shè)計(jì)，并以GPS為時(shí)間源所得到的守時(shí)系統(tǒng)具有高精度、低功耗等特點(diǎn)，使得標(biāo)準(zhǔn)時(shí)鐘的缺陷得到了有效彌補(bǔ)。

作者：肖野李菲單位：邵陽(yáng)學(xué)院